Tellers .pdf

Voorstelling van een synchroon sequentieel systeem

Synchrone 16-opteller met JK flipflops



Synchrone vier-deler met D-FF's

Ontwerpregels voor synchrone tellers

Bij synchrone tellers wordt het kloksignaal aangesloten op de stuuringen van alle flipflops. Om tot de juiste telcyclus te komen is er combinatorische logica vereist om de flipflops die moet veranderen bij een bepaalde telimpuls te bekrachtigen; en de flipflops die niet mogen veranderen niet te bekrachtigen.

De ontwerpregels kunnen als volgt samengevat worden:

1.	We stellen de te bekomen toestandenabel op.
2.	We bepalen het 1 of 0 niveau dat de J- en de K ingangen (D ingangen) van de verschillende flipflops moeten bezitten om na een telimpuls in een bepaalde vereiste toestand te komen.
3.	Per J- en K ingangen maken we een samenvatting m.b.v. een Karnaughkaart om de logische formule af te leiden.
4.	Maximale vereenvoudiging leidt gewoonlijk tot zelfstartende werking. Dit moet echt gecontroleerd worden door het opstellen van een toestandentabel van de gevonden schakeling.
5.	De ingangsvergelijkingen kunnen worden opgesteld bij middel van de exitatietabel van de flipflop die wordt gebruikt in het ontwerp.

Opgave:
Ontwerp een synchrone 6-deler met:
JK-FF's (74xx76 of 74xx111) of
D-FF's (74xx74 of 74xx75).
Kontroleer of het ontwerp zelfstartend is.
Geef een waarheidstabel en een toestandentabel voor beide ontwerpen.
Test het ontwerp hard- en softwarematig uit.